國立清華大學電機工程學系、電子工程研究所副教授 葉昭輝(影像拍攝:科學人)國研金獎─佳作獎
亮點成果:三維積層型元件集成技術:關鍵材料磊晶至尖端運算晶片
使用平台:半導體中心「先進高密度電晶體製程服務平台」
AI晶片運算越來越快,但大量資料往返在運算單元與記憶體之間,更耗時、耗電。國立清華大學電機工程學系、電子工程研究所副教授葉昭輝,透過台灣半導體研究中心(簡稱半導體中心)「先進高密度電晶體製程服務平台」,成功將不同材料與功能元件垂直整合於同一晶片,使晶片從「平面」走向「立體」,提升資料傳輸效率、降低耗電,為高效能AI晶片奠定基礎,獲今年「國研金獎」。
這項獲獎技術稱為「積層型三維積體電路」(Monolithic 3D IC,M3D)。相較於傳統晶片多把電晶體、運算單元和記憶體排列在同一個平面上,M3D則是把不同功能的元件一層層往上堆,讓運算單元和記憶體靠得更近。
葉昭輝形容,如果把運算單元想成廚房、記憶體想成倉庫,過去晶片功能較單純,廚房和倉庫離遠一點影響不大;但現在AI要處理的資料量非常龐大,大量資料不斷在廚房和倉庫間往返,最後花最多時間和能源的,可能不是「煮東西」,而是在「搬東西」。因此,M3D的核心概念,就像把廚房和倉庫改成上下樓,讓資料少跑一點路,從根本上降低資料搬運的時間與耗能。
從材料、元件 一路做到電路驗證
但要把晶片「從平面蓋成立體大樓」,遠比想像中困難。晶片往上堆並不是單純把元件疊起來而已,而是「蓋二樓時不能把已經蓋好的一樓燒壞」。因此,如何在有限的溫度條件下完成上層元件,又不破壞下層晶片,正是M3D能否實現的關鍵。
首先,團隊要能找到真正適合二維材料垂直整合的第一層矽基元件。這一層是三維晶片的第一層「地基」,本身就是可以運作的矽基電晶體,後續還要在它上方繼續堆疊新的材料與元件。因此,這一層不能只考慮自身能否正常運作,還必須從一開始就預留往上整合第二層元件的條件,才能支撐後續的三維積層。
但是,「地基」並不好找。這一層矽基元件必須仰賴晶圓製程打造,但一般晶圓廠是為了大量生產而設計,不容易完全配合學術研究需求。為此,團隊與半導體中心合作,客製建立「絕緣層上矽鰭式場效電晶體」(SOI FinFET)平台,從矽材料成長、離子佈植,到閘極(控制電流開關的結構)與金屬接觸等多道製程,一步步做出高品質的第一層矽基元件。
「但更難的還在後頭」,葉昭輝表示,有了第一層「地基」後,第二步是把只有幾個原子層厚的二維材料整合到上方。這類材料不僅要做到高品質、大面積,還必須在低溫下成長,本身就是很大的挑戰,因為一旦製程溫度過高,就可能破壞已完成的第一層元件,甚至導致元件失效。
低溫製程 三維積層技術關鍵
因此,團隊必須一方面發展低溫磊晶技術,在較低溫度下把二維材料直接成長在第一層元件上;另一方面結合半導體中心的超快雷射活化技術,進一步控制後續製程的受熱範圍。
葉昭輝說明,傳統製程常需要讓整片晶片經歷高溫,容易影響已經完成的下層元件。半導體中心的技術則把熱能集中在需要處理的局部區域,讓材料在短時間內完成活化或結晶,避免整片晶片一起升溫,讓後續元件得以繼續往上堆疊。
葉昭輝團隊運用半導體中心先進製程平台,於無塵室進行前瞻微影與三維堆疊元件驗證,成功推進單體積層型三維晶片(M3D)技術,打破二維平面晶片限制,實現高效能、低功耗的次世代晶片架構。(影像拍攝:科學人)最後的第三步,則是讓上下兩層元件不只是「疊在一起」,而是真正連接成可以一起運作的電路。團隊繼續透過半導體中心「先進高密度電晶體製程服務平台」的金屬垂直互連與化學機械研磨(CMP)平坦化等製程,將上下層元件接通並整合到同一顆晶片上,完成電路層級的驗證。
也就是說,從建立高品質的SOI FinFET「地基」、突破二維材料低溫磊晶成長技術,到進一步將二維原子層半導體與下層矽基元件垂直整合,建立出完整的三維積層技術路徑,是這項研究最大的成果。
半導體中心製程平台助攻 邁向新型AI晶片應用
要把上述構想真正做成晶片,則有賴完整且穩定的半導體製程平台。葉昭輝表示,學校實驗室或許能進行材料或單一元件研究,但進入8吋晶圓尺度後,從製程條件控制、不同材料相容性,到多道製程之間的銜接,都需要高度專業的設備與整合經驗,並非一般實驗室能夠獨力完成。
葉昭輝也強調,半導體中心提供的不只是設備,研究人員長期累積的製程經驗同樣關鍵。半導體中心的楊智超博士不僅親自到實驗室拜訪、促成雙方合作,也運用低溫與雷射製程專長,協助團隊討論測試方向、調整製程參數,減少反覆試錯,使原本涉及多種材料與複雜製程的研究,得以在三年內完成驗證。
葉昭輝也特別感謝實驗室所有研究夥伴、家人,以及清大電機系、電子所的支持;清大材料科學工程學系講座教授朱英豪也在低溫材料磊晶方面提供重要協助;倍疆科技與昱鐳應材則分別在半導體系統技術與材料製備方面提供支援。
下一步,團隊將持續發展混合式記憶體巨集快取,以及「邏輯內記憶體」(Memory-in-Logic),讓記憶體更靠近運算單元,減少資料來回搬運。這些技術未來可望應用於圖形處理器(GPU)、人工智慧加速器、高效能運算及邊緣人工智慧等大量資料運算場景。葉昭輝也希望進一步建立從材料、元件、電路到三維整合的完整技術平台,讓臺灣在人工智慧晶片、先進記憶體與異質整合領域擁有更多自主技術選擇。
葉昭輝副教授(中)與團隊成員清大電子所助理研究員范達(左)、半導體中心研究員楊智超(右)合影。團隊透過產學研跨界協作,成功將晶片從平面推進至立體積層架構,為次世代高效能 AI 晶片開創新路徑。(影像拍攝:科學人)